2016年4月28日 |
「ソフトウェア・ハードウェアの協調検証」をテーマに設計生産性を向上させる次世代ソリューションを展示 |
サイバネットシステム株式会社(本社:東京都、代表取締役:田中 邦明、以下「サイバネット」)は、5月11日(水)から13日(金)にかけて東京ビッグサイトで開催される「第19回 組込みシステム開発技術展(ESEC)」(以下「本展示会」)に出展することをお知らせいたします。
本展示会は、組込みシステム開発に必要なハードウェア・ソフトウェア・コンポーネントから開発環境までをご紹介する専門展です。サイバネットからは、ソフトウェア・ハードウェアの協調検証をテーマに掲げ、LSI 設計/検証ソリューションとして、FPGA/ASIC検証のための検証効率を上げる統合デバッグ環境と、FPGA/ASIC設計における従来のRTL設計に対して設計生産性を大きく向上することが可能な次世代設計ソリューションを展示します。
また、FPGA検証にとどまらず、FPGA-PCB設計フロー間で生じる作業を自動化するためのソリューションを合わせて展示します。
組込みソフトウェアにおいてもハードウェアにおいてもデバッグは、検証において最も重要な位置を占めます。本展示会でご紹介する機能検証プラットフォームは、ハードウェアのデバッグに対応した新しいデバッグ環境とソフトウェアのデバッグ環境を提供し、ハードウェアとソフトウェアの協調検証に対応しております。SoC設計から検証までの一連のフローで開発期間を短縮できるデバッグ環境についてご紹介します。
近年、製品の高機能化はとどまることなくシステムの複雑さが増大の一途をたどっており、FPGA/ASICの開発においても設計生産性の大幅な向上が求められています。
本展示会でご紹介する次世代設計ソリューションは、高速なシミュレーションと柔軟かつ高品質なリファイメント性を兼ね備えています。全ての記述をHDLに合成可能な手法であり、システムレベル記述からハードウェア実装を実現することが可能です。大規模・複雑化するFPGA/ASIC開発の救世主となる設計ソリューションです。
FPGA設計者とPCB設計者の間において、I/Oピンのプランニングやトラッキングが困難な課題となっています。設計検証環境を統合することで論理設計から受け取ったI/O信号をFPGAデバイスのピンにアサインすることが可能となります。設計者間で抱えるこれらの課題解決策をデモンストレーションを交えてご覧いただきます。
出展製品の一覧はこちら:http://www.cybernet.co.jp/eda/
会期 | 2016年5月11日(水)〜 13日(金) |
---|---|
会場 | 東京ビッグサイト |
主催 | リード エグジビジョンジャパン 株式会社 |
小間位置 | 西展示棟 西11-67 |
詳細 | http://www.esec.jp/ja/ |
※ その他、サイバネットは、同日同会場(東ホール)にて開催の「情報セキュリティEXPO【春】」にも出展しています。あわせてご覧ください。
サイバネットについて
サイバネットシステム株式会社は、科学技術計算分野、特にCAE(※)関連の多岐にわたる先端的なソフトウェアソリューションサービスの提供を行っております。
電気機器、輸送用機器、機械、精密機器、医療、教育・研究機関など様々な業種及び適用分野におけるソフトウェア、教育サービス、技術サポート、コンサルティング等を提供しております。構造解析、音響解析、機構解析、制御系解析、通信システム解析、信号処理、光学設計、照明解析、電子回路設計、汎用可視化処理、医用画像処理など多様かつ世界的レベルのCAEソフトウェアを取扱い、様々な顧客ニーズに対応しております。
また、ビジネスプロセスの効率化を実現する各種ソフトウェアの提供や、個人情報や秘密情報などの漏洩・不正アクセス対策、データのアーカイブと保護、認証強化などでクライアントPC・サーバのセキュリティレベルを向上させるITソリューションの提供をしております。
サイバネットシステム株式会社に関する詳しい情報については、下記Webサイトをご覧ください。
本件に関するお問い合わせ:サイバネットシステム株式会社
内容について
報道の方は