LSI設計用ポスト・シリコン・バリデーション・システム
米国DAFCA社製品｢ClearBlue｣の販売総代理店契約締結のお知らせ

サイバネットシステム株式会社（東証第一部、本社：東京都、資本金：9億9500万円、代表取締役社長：田中 邦明、以下「サイバネット」）は、DAFCA, Inc. (本社：米国マサチューセッツ州フラミンガム、CEO：ピーター・レビン、以下「ダフカ社」)と日本における販売総代理店契約を締結し、ダフカ社が開発した「ClearBlue（クリアブルー）」製品ラインの販売を本日より開始することをお知らせします。

ClearBlue製品ラインは、SoC(注1)を代表とするLSIのファウンドリによる製造後の実チップでのデバッグ機能を含めた、ポスト・シリコン・バリデーションを提供するソリューションです。これまで、プリ・シリコンにおける設計検証ソリューションは、各ベンダから提供されており、これらの設計検証ソリューションにより、チップ製造前での検証効率向上が図られています。しかし、それでもファースト・シリコンの実チップでは、設計あるいは製造時の問題を完全には排除できておらず、基板に実装した際に正常に動作しない場面が見受けられています。この問題を解決するために、大きなコスト負担となるリスピンが必要となり、最終製品までのコスト増加と市場投入のタイミングへの影響が発生しています。
このような問題発生の要因としては、

• 設計段階での検証が不十分
• 製造上のバラツキ
• 基板実装時のシグナルインテグリティ（信号精度）、測定環境による影響見積りの難しさ

などが考えらます。そして、ファブレス化が進む電子機器製造業界においては、ファウンドリとの間で設計上の問題なのか、あるいはチップ製造上の問題なのかを切り分ける手法が必要となっています。しかし、チップとなった段階では、このどちらの要素に起因した問題であるかの切り分けは困難となっています。これを解決するためのバリデーション環境がClearBlueです。

ClearBlueの利用には、ダフカ社が提供するデバッグ用IP(注2)であるReDI (Reconfigurable Distributed Infrastructure)をチップに埋め込みます。ClearBlueには、大きく2つのソリューションがあります。その一つが、ClearBlue Instrumentation Studioで、ファウンドリでの製造前にReDIをRTL(注3)段階で組み込み、プリ・シリコンレベルでのデバッグを行うソリューションです。二つ目が、ClearBlue Silicon Validation Studioで、ファウンドリ後に実チップでのデバッグを行うソリューションです。
後者の場合には、評価基板あるいは最終製品となる基板に実チップを実装し、基板上のJTAG(注4)ポートを介して接続したPC上のデバッグアプリケーションから制御します。この環境で、ロジックアナライザ的なチップ内の任意信号のプロービング、入力信号の生成、アサーションチェック、イベント解析、パフォーマンスのモニタリング、ReDIを利用した回路の再構成などが可能となります。

このソリューションにより、

• チップの設計上の問題なのか製造上の問題なのかの切り分け
• チップ内の不具合箇所の正確な特定と修正
• 再構成機能による正常動作するチップへの修正と最終製品化

など、生産性の向上による総合的なコスト削減をもたらします。

サイバネットはこの契約により、PCB分野に留まっていた顧客層をLSI分野にまで拡大でき、EDA業界におけるソリューションの幅が拡がります。

補足

注1．SoC

System on Chipの略：システム・オン・チップ。コンピュータの主要機能を一つの半導体チップに実装する形態であり、それを実現したチップの総称。

注2．IP

Intellectual Propertyの略：アイ・ピー。特定機能をもった回路情報。

注3．RTL

Register Transfer Levelの略：アール・ティー・レベル。レジスタ転送レベル（Register Transfer Level）。

注4．JTAG

Joint Test Action Groupの略：ジェイタグ。標準化されたICチップや基板の検査やデバッグ手法名称。

以上