FPGA／LSIセッションを新設！「CYBERNET EDA Forum 2017」開催のお知らせ

2017年7月11日

FPGA設計／検証〜PCB設計／検証による品質向上と納期短縮を実現する1日です！

PDF版

サイバネットシステム株式会社（本社：東京都、 代表取締役 社長執行役員：田中 邦明、 以下「サイバネット」）は、 CYBERNET EDA Forum 2017〜FPGA設計／検証〜PCB設計／検証による品質向上と納期短縮を実現する1日！(以下「本セミナー」)を2017年7月27日(木)に、 東京都・秋葉原にて開催することをお知らせします。

設計の現場で課題・問題となっている事象をテーマに、 技術情報の展開／共有と解決策の提案を行う場として、 毎年多くの方に御来場をいただいているセミナーとなります。 本年は、 初めてFPGA／LSIセッションを新設し、 「FPGA設計における非同期検証の必要性」をテーマに外部講師を招き、 その必要性と解決策の提案を行います。 従来開催しております、 PCBセッションにつきましては昨年、 「EMCと熱」をテーマに開催しました。 本年は「EMC・ノイズ対策」にフォーカスをしたプログラム構成とし開催いたします。

新たな試みと致しまして、 FPGA/LSI・PCBの講演だけでなく製品を体験できるコーナーを設置し、 実際に製品を体験いただける場をご用意いたします。 毎年ご好評いただいております展示コーナーにつきましても規模を大きくし、 講演者の方へのご質問や講演に関わる課題のご相談・製品のデモを展示しておりますので、 是非お立ち寄りください。

開催概要

日程	2017年7月27日(木)
会場	富士ソフト アキバプラザ(東京 秋葉原)
講演	FPGA設計／ 検証講演セッション： 10:00〜 12:45 (受付開始 09:45 ) PCB設計／ 検証講演セッション ： 13:30〜 17:20 (受付開始 13:15 )
製品体験	・ミッドレンジPC B設計環境のSI/熱解析の基礎を体験 ・非同期設計におけるC D C検証のエラー対策 ・カバレッジによるゴール設定とカバー率向上 ・RT L設計スタイル／ リントチェック
対象	製造業各社・各種研究機関／ 団体で、以下のような業務に関わる方 - LSI・FPGA設計業務に携わっている方 - FPGAの非同期検証に取り組もうと考えている方 - 回路・基板設計業務に携わっている方 - 設計・解析／ 検証・製造現場などにおいて、工程効率化／ 品質向上／ コスト削減などの課題をお持ちの方 - EMC・ノイズ対策に対して課題をお持ちの方
詳細	http://www.cybernet.co.jp/eda/cef2017/

※ 競合製品取扱い企業の方のお申し込みは、お断りしております。

講演内容

設計スタイルガイドをベースにした非同期設計と検証
RTL設計スタイルガイドをベースに、非同期間設計の正しい考え方と検証方法についての講演

株式会社 エッチ・ディー・ラボ 代表取締役社長 長谷川 裕恭 様

お悩み無用！ドキドキ非同期問題からの脱却術！
非同期で起きやすい問題の理解とその問題に対して、設計・検証の現場でのアプローチ手法の紹介

CMエンジニアリング 株式会社 システム開発部 部長 二見 誠一 様

FPGA-PCBシステム開発における働き方改革のススメ
論理面の検証と物理面のテストを仮想環境と実機環境で網羅する上で極めて重要な戦略についての考察

EE Tech Focus 合同会社 代表取締役社長 三橋 明城男 様

自動車周辺の電磁界計測とシミュレーション
EMCに関連する具体例をもとに高周波の電磁界計測とシミュレーションについて概説

株式会社 SOKEN 研究2部 部長 福井 伸治 様

PCB設計における電磁界シミュレータの活用
PCB設計において、電磁界解析を上手く活用するための考え方、方法について紹介

アルティメイトテクノロジィズ 株式会社 CTO 中村 篤 様

ミッドレンジPCB設計環境を活用したノイズ対策ソリューション
製品開発におけるSI/PI/EMI/熱解析環境のソリューションの提案

サイバネットシステム 株式会社 EDA事業部 技術部 部長 伊藤 大輔

非同期問題を特定する3つの方法と対応策
RTL上で非同期問題を特定する手法と非同期問題の例と対策方法についての紹介

サイバネットシステム 株式会社 EDA事業部 技術部 柏村 陽介

CYBERNET EDA Forum 2017の詳細については、下記Webサイトをご覧ください。
http://www.cybernet.co.jp/eda/cef2017/